| 인증: | Original Parts |
|---|---|
| 모델 번호: | I5-520M SLBU3 |
| 최소 주문 수량: | 1개 조각 |
| 가격: | Negotiation |
| 포장 세부 사항: | 10cm x 10cm x 5cm |
| 배달 시간: | 3-5 일 일 |
| 지불 조건: | T/T, PayPal, 서부 동맹, 조건부 날인 증서 및 다른 사람 |
| 공급 능력: | 달 당 500-2000pcs |
| 항목 번호: | I5-520M | 제품 시리즈: | 유산 핵심 I5 가공업자 |
|---|---|---|---|
| 코드 이름: | 먼저 제품 Arrandale | 시장 세분: | 변하기 쉬운 |
| 상태 Conditon: | 발사하는 | 발사 시간: | 2010년 1월 7일 |
| 석판인쇄술: | 32Nm | 조건을 사용하십시오: | PC/Client/Tablet |
| 하이 라이트: | 노트북 칩,이동할 수 있는 가공업자 노트북 |
||
노트북 CPU 가공업자, I5-520M SLBU3 (2.4GHz까지 3MB 시렁,) 핵심 I5 유산 시리즈 - 노트북 가공업자
핵심 i5-520M는 2.4에서 2.93 GHz에 노트북 그리고 시계를 위한 이중 핵심 CPU입니다. 각 핵심은 Nehalem (Westmere) 마이크로 건축술에 근거를 둡니다. Hyperthreading는 이중 핵심 CPU를 4개의 실을 한 번에 취급하는 가능하게 합니다 (파이프라인의 더 나은 사용법을 위해). 더 빠른 핵심 i7-620M, 520M 특징에 비교하는 단지 3 MB 수준 3 시렁과 더 낮은 시계 속도 (CPU와 GPU).
새로운 핵심 i5-520M의 특징은 GMA HD와 기억 관제사에게 불린 통합 그래픽 카드입니다. 둘 다 CPU가 새로운 32nm 과정에서 이미 제조되더라도 죽더라도 반면 45nm에서 아직도 제조되는 분리되는 것에 죽습니다 있습니다.
i5 520M의 성과는 터보 후원 핵심 2 2중창 T9500가 그리고 때문에, 단 하나 실을 꿴 신청 더 낫 조차 달리다 더 빠릅니다 평균적으로. 그러므로, 핵심 i5-520M는 최고에 의하여 시간을 잰 핵심 2 2중창 CPUs 빨리 이고 최대 도박을 취급해야 하고 멀티미디어는 우리를 할당합니다
모델 번호 지명 관행:
| |
| I5 | 가공업자 가족: 핵심 i5 |
| - | |
| 가공업자 발생: 이민 1세 (Nehalem/Westmere) | |
| 5 | 성과 세그먼트: 중앙 종류 이중 핵심 CPUs |
| 20 | 특징/성과 인식기 |
| 추가 특징: 여분 특징 없음 | |
| M | 가공업자 시장: 소비자 자동차 시장 |
가공업자 수 i5-520M:
| 가공업자 수 | i5-520M | |
| 가족 | 핵심 i5 자동차 | |
| 기술 (미크론) | 0.032 | |
| 프로세서 속도 (GHz) | 2.4 | |
| L2 시렁 크기 (KB) | 512 | |
| L3 시렁 크기 (MB) | 3 | |
| 핵심의 수 | 2 | |
| EM64T | 지원하는 | |
| HyperThreading 기술 | 지원하는 | |
| 가상화 기술 | 지원하는 | |
| SpeedStep 강화된 기술 | 지원하는 | |
| 수행하 무능 조금 특징 | 지원하는 | |
| ||
| 유형 | CPU/소형 처리기 | |
| 시장 세분 | 이동할 수 있는 | |
| 가족 | 인텔 핵심 i5 자동차 | |
| 모델 번호 | i5-520M | |
| 빈도 | 2400 MHz | |
| 터보 최대 빈도 | 2933 MHz (1개의 핵심) 2667 MHz (2개의 핵심) | |
| 저출력 빈도 | 1200 MHz | |
| 버스 속도 | 2.5 GT/s DMI | |
| 시계 승수 | 18 | |
| 포장 | 마이크로 FCPGA 988 핀 (rPGA988A) | |
| 소켓 | 소켓 G1/rPGA988A | |
| 크기 | 1.48” x 1.48”/3.75cm x 3.75cm | |
| 소개 날짜 | 2010년 1월 7일 | |
| 최후의 생활 날짜 | 상자에 넣어진 가공업자를 위한 마지막 순서 날짜는 2012년 10월 19일 입니다 상자에 넣어진 가공업자를 위한 마지막 선적 날짜는 2013년 1월 18일 입니다 | |
| ||
| Microarchitecture | Westmere | |
| 플랫폼 | Calpella | |
| 가공업자 핵심 | Arrandale | |
| 핵심 steppings | C2 (Q3GB, SLBNB) K0 (Q4CN, SLBU3) | |
| CPUIDs | 20652 (Q3GB, SLBNB) 20655 (Q4CN, SLBU3) | |
| 제조공정 | 0.032 미크론 382백만개의 트랜지스터 (CPU는 죽습니다) 177백만개의 트랜지스터 (IMC/도표는 죽습니다) | |
| 죽으십시오 | 81mm2 (CPU는 죽습니다) 114mm2 (IMC/도표는 죽습니다) | |
| 자료 폭 | 64 조금 | |
| CPU 핵심의 수 | 2 | |
| 실의 수 | 4 | |
| 부동 소수점 단위 | 통합 | |
| 수준 1 시렁 크기 | 2개 x 32 KB 4 방법 고정되는 연합 지시 시렁 2개 x 32 KB 8 방법 고정되는 연합 자료 시렁 | |
| 보조 캐시 크기 | 2개 x 256 KB 8 방법 고정되는 연합 시렁 | |
| 수준 3 시렁 크기 | 3개 MB 12 방법 고정되는 연합 공동 시렁 | |
| 물리적 기억 장소 | 8개 GB | |
| 다중 처리 | 지원하지 않는 | |
| 특징 | § MMX 지시 | |
| 저출력 특징 | § 실 C1, C3 및 C6 국가 | |
| ||
| 통합 도표 | GPU 유형: HD (Westmere) 기본 빈도 (MHz): 500 최대 빈도 (MHz): 766 지원된 전시의 수: 2 | |
| 기억 관제사 | 관제사의 수: 1 기억 수로: 2 채널 폭 (조금): 64 지원된 기억: DDR3-800, DDR3-1066 최대 기억 대역폭 (GB/s): 17.1 지원되는 ECC: 아니다 | |
| 다른 주변 장치 | § 직접적인 매체 공용영역 | |
| ||
| V 핵심 | 0.8V - 1.4V (고주파 형태) 0.775V - 1V (저주파 형태) | |
| 최소한도/최대 작동 온도 | 0°C - 105°C | |
| 최대 전력 흩어지기 | 3.8 와트 (C6 국가)/67.2에 있는 TDP 와트 (첨단, CPU 핵심 전용) (지탱되는, CPU 핵심만) 44.8 와트 | |
| 열 디자인 힘 | 35 와트 (포장) 25 와트 (CPU 핵심) 12.5 와트 (도표 핵심) | |
