항목 번호: | HY5DU561622FTP-5 | 기억 Denity: | 2백56메가바이트 |
---|---|---|---|
볼트: | 2.4V | 임시 직원.: | 0개의 °C~70 °C |
전송율: | 200MHz | 꾸러미: | 66 TSOP |
하이 라이트: | 동적 랜덤 액세스 메모리,램 메모리 IC |
HY5DU561622FTP-5 드램 메모리 칩 SDRAM 기억 256Mbit 표면 산, 200MHz의 2.4 → 2.7 V
속성 | 가치 |
---|---|
기억 용량 | 256Mbit |
조직 | 16M x 16 조금 |
전송율 | 200MHz |
자료 버스 폭 | 16bit |
낱말 당 조금의 수 | 16bit |
낱말의 수 | 16M |
설치 유형 | 지상 산 |
포장 유형 | TSOP |
Pin 조사 | 66 |
차원 | 22.33 x 10.26 x 1.044mm |
고도 | 1.044mm |
길이 | 22.33mm |
최소한도 운영 공급 전압 | 2.4 V |
최소한도 작용 온도 | 0개의 °C |
최대 작동 온도 | +70 °C |
최대 운영 공급 전압 | 2.7 V |
폭 | 10.26mm |
묘사
하이닉스 HY5DU561622FTP-5는, -4의 시리즈 268,435,456 조금 CMOS 두 배 전송율 (DDR) 동시 드램은입니다,
자유 코스 경마 신청을 위해 이상적으로 적응시켜 높은 대역폭을 요구하는.
의 일어나고는 및 떨어지는 가장자리 모두에 참조 사항를 붙이는 하이닉스 16Mx16 DDR SDRAMs 제안 완전히 동기 동작
시계. 모든 주소 및 통제 입력이 ck (/CK의 떨어지는 가장자리)의 상승 가장자리, 자료가에 걸쇠를 거는 동안,
자료 스트로브는 입력이 그것의 상승 및 떨어지는 가장자리 모두에 간색되는 자료 가면을 쓰고. 자료 경로는 내부에 있습니다
도관을 설치해 2 조금은 아주 높은 대역폭을 달성하기 위하여 prefetched. 모든 입출력 전압량은 양립합니다
SSTL_2로.
특징
• VDD, VDDQ = 2.5V +/- 200MHz를 위한 0.2V
VDD, VDDQ = 2.6V + 250MHz를 위한 0.1/-0.2V
• 모든 입출력은 SSTL_2와 호환이 됩니다
공용영역
• 0.65mm를 가진 JEDEC 표준 400mil 66pin TSOP-II
핀 피치
• 완전히 차별 클럭 입력 (ck, /CK) 가동
• 두 배 전송율 공용영역
• 동시 근원 -에 맞추어지는 자료 거래
양지향성 자료 스트로브 (DQS)
• x16 장치는 2개의 바이트 와이드형 자료 스트로브 (LDQS를 비치하고 있습니다,
각 x8 입력/출력 당 UDQS)
• 읽을 경우 DQS 가장자리에 자료 출력 (예리하게 된 DQ)
쓰십시오 경우의 DQS 센터에 자료 입력 (중심에 두는
DQ)
• 자료 (DQ)는 둘 다에 걸쇠를 건 가면 (DM)를 쓰고
자료 스트로브의 일어나고는 및 떨어지는 가장자리
• 모든 주소 및 통제 입력은 자료, 자료를 제외합니다
스트로브와 일어나는 가장자리에 걸쇠를 거는 자료 가면
시계의
• LDM와 UDM에 의하여 가면 바이트 통제를 쓰십시오
• 지원되는 /CAS 풀그릴 잠복 3/4
• 둘 다에 풀그릴 파열 길이 2/4/8
연속되는과 인터리브 형태
• 내부 4개는 단 하나 맥박이 뛴 /RAS를 가진 가동을 뚝을 쌓습니다
• 지원되는 tRAS 차단 기능
• 자동차는 상쾌하게 하고 각자는 지원해 상쾌하게 합니다
• 8192는 주기/64ms를 상쾌하게 합니다
• 충분히, 반과 일치된 임피던스 (약한) 힘
EMRS에 의해 통제되는 운전사 선택권